10 層以上的 EUV 技術鋪用，創新打破當今芯片掩模數量增加的膨脹傳統，充分展現芯片設計 DTCO 效果，讓測試芯片的邏輯密度增加 1.84 倍，能效增加 15%，功耗降低 30%，率先拉開 2020 HVM 的工藝預定序幕。

本月，在 2019 IEEE IEDM 會議上，台積電用一篇新論文概述了其 5nm 工藝的初步成果。

5nm 工藝，將會成爲目前采用 N7 或 N7P 工藝的客戶未來的新選擇，因爲它采用了這兩個工藝的部分設計原則：新的 N5 工藝將保證 7nm 變體的全節點增加，並在 10 層以上廣泛使用 EUV 技術，減少了生産 7nm 過程中的步驟。新的 5nm 工藝還實現了台積電的下一代（第五代）鳍式場效應晶體管（FinFET）技術。

關鍵參數披露

台積電聲稱，5nm EUV 工藝的整體改變在于：邏輯密度增加約 1.84 倍，能效增益 15%，功耗降低 30%。目前對 256Mb 的 SRAM 和一些邏輯芯片進行測試，平均産率爲 80%，産率峰值大于 90%。因此，盡管可以將尺寸縮小到現代移動芯片，産率就低很多。該技術目前處于風險生産階段，計劃于 2020 年上半年實現量産。這意味着基于 5nm 共工藝的芯片將在 2020 年下半年准備就緒。

目前，台積電 7nm 工藝的晶體管密度約爲 96.27MTr/mm2，這意味着新的 5nm 工藝應該在 177.14MTr/mm2 左右。

作爲把控生産風險的一部分，工廠在生産大量的測試芯片，以驗證工藝是否正常工作。對于 5nm，台積電披露了這樣兩款芯片：一款基于 SRAM，另一款結合了 SRAM、邏輯和 IO。

對于 SRAM 芯片，TSMC 展示了同時具有高電流（HC）和高密度（HD）的 SRAM 單元，其大小分別爲 25000nm2 和 21000nm2。台積電正以目前最小尺寸的說法，積極推廣其高密度 SRAM 單元。

關于組合芯片，台積電表示，該芯片由 30% 的 SRAM、60% 的邏輯（CPU/GPU）和 10% 的 IO 組成。芯片中有 256Mb 的 SRAM 單元，這意味着我們可以計算一下其面積大小。一個 256Mb SRAM 單元大小在 21000nm2，給出了 5.376mm2 的芯片面積。台積電表示，該芯片不包括自修複電路，這意味着我們不需要添加額外的晶體管來實現這一功能。如果 SRAM 單元占芯片的 30%，那麽整個芯片應該在 17.92mm2 左右。

對于這種芯片，台積電公布的平均産率約爲 80%，每片晶圓的産率峰值超過 90%。知道了成品率和晶粒尺寸，我們可以使用一個在線晶圓/晶粒計算器來推斷缺陷率。簡單起見，我們假設芯片是方形的，我們可以調整缺陷率，使成品率等于 80%。通過計算器，以 300mm 晶圓和 17.92mm2 的晶粒計算，每個晶圓中存在 3252 個晶粒。80% 的成品率意味着每個晶圓有 2602 個合格的晶粒，這相當于缺陷率爲每平方厘米 1.271 個。

因此，一個 17.92mm2 的晶粒並不能表明這是一個高性能的現代工藝芯片。新工藝做文章的第一個芯片通常是移動處理器，特別是高性能移動處理器，因爲它可以分攤新工藝的高成本。基于調制解調器的支持，芯片的尺寸在近年來被不斷擴大，例如，在 7nm EUV 上構建的麒麟 990 5G 芯片，尺寸接近 110mm2。

有人可能會認爲，AMD 的 Zen2 芯片組是更適用的芯片，因爲它出自非 EUV 工藝，更容易轉變爲 5nm EUV。但這件事還需要一段時間，並需要通過使用高性能庫將降低密集度。

這種情況下，讓我們以台積電工藝第一代移動處理器，100mm2 芯片中的晶粒爲例。同樣，認爲晶粒爲正方形，缺陷率爲每平方厘米 1.271 個，這時將保證 32.0% 的成品率。對于處于生産風險中的工藝來說表現是非常好了。100mm2 芯片可獲得 32.0% 的收益率，對于一些想要領先的早期使用者來說，已經足夠了。（對于任何想要將這種缺陷密度與 10.35×7.37mm 的 Zen 2 芯片尺寸進行比較的人，這相當于 41.0% 的成品率。）

台積電芯片測試：CPU和GPU頻率

當然，芯片測試出的産率也許就意味着什麽。一個成功的芯片可能隨時處在就緒的狀態，而缺陷率從來不被納入對工藝能驅動多大功率和頻率的思考範圍內。作爲本次公開的一部分，台積電還提供了一些測試芯片的「shmoo」電壓與頻率的關系圖作爲展示。

對于 CPU，在 0.7V 時頻率爲 1.5GHz，在 1.2V 時上升至 3.25GHz。
對于 GPU，在 0.65V 時頻率爲 0.66GHz，在 1.2V 時上升至 1.43GHz。

有人可能會說，這些數據並不是特別有用：CPU 和 GPU 的設計存在非常大的不同，一個深度集成的 GPU 可以根據它的設計，在相同電壓下獲得更低的頻率。不幸的是，台積電沒有透露他們用什麽作爲 CPU/GPU 的示例，盡管 CPU 部分通常被認爲是 Arm 內核（盡管它可能只是這麽大芯片上的一個內核）。這通常取決于流程節點的主要合作夥伴是誰。